L'Organizazione PCI-SIG hà annunziatu a publicazione ufficiale di u standard di specificazione PCIe 6.0 v1.0, dichjarendu u so cumpletamentu.
Cuntinuendu a cunvenzione, a velocità di larghezza di banda cuntinueghja à duppià, finu à 128 GB/s (unidirezionale) à x16, è postu chì a tecnulugia PCIe permette un flussu di dati bidirezionale full-duplex, u throughput bidirezionale tutale hè di 256 GB/s. Sicondu u pianu, ci saranu esempi cummerciali da 12 à 18 mesi dopu a publicazione di u standard, chì hè intornu à u 2023, chì devenu esse prima nantu à a piattaforma di u servitore. PCIe 6.0 ghjunghjerà à a fine di l'annu à u più prestu, cù una larghezza di banda di 256 GB/s.
Vultendu à a tecnulugia stessa, PCIe 6.0 hè cunsideratu cum'è u più grande cambiamentu in a storia di quasi 20 anni di PCIe. Per esse francu, PCIe 4.0/5.0 hè una mudificazione minore di 3.0, cum'è a codificazione 128b/130b basata annantu à NRZ (Non-Return-to-Zero).
PCIe 6.0 hè passatu à a segnalazione AM à impulsi PAM4, codificazione 1B-1B, un unicu signale pò esse quattru stati di codificazione (00/01/10/11), u doppiu di u precedente, chì permette una frequenza finu à 30 GHz. Tuttavia, postu chì u signale PAM4 hè più fragile chè NRZ, hè dotatu di un mecanismu di currezzione di l'errore in avanti FEC per curregge l'errori di signale in u ligame è assicurà l'integrità di i dati.
In più di PAM4 è FEC, l'ultima tecnulugia maiò in PCIe 6.0 hè l'usu di a codifica FLIT (Flow Control Unit) à u livellu logicu. In fatti, PAM4, FLIT ùn hè micca una tecnulugia nova, in l'Ethernet ultra-alta velocità 200G+ hè stata applicata dapoi tantu tempu, chì PAM4 ùn hà micca riesciutu à prumove à grande scala per via di u costu di u stratu fisicu troppu altu.
Inoltre, PCIe 6.0 ferma retrocompatibile.
PCIe 6.0 cuntinueghja à duppià a larghezza di banda I/O à 64GT/s secondu a tradizione, chì hè applicata à a larghezza di banda unidirezionale PCIe 6.0X1 attuale di 8GB/s, a larghezza di banda unidirezionale PCIe 6.0×16 di 128GB/s, è a larghezza di banda bidirezionale pcie 6.0×16 di 256GB/s. I SSD PCIe 4.0 x4, chì sò largamente usati oghje, averanu bisognu solu di PCIe 6.0 x1 per fà lu.
PCIe 6.0 cuntinuerà a codificazione 128b/130b introdutta in l'era di PCIe 3.0. In più di u CRC originale, hè interessante nutà chì u novu protocolu di canale supporta ancu a codificazione PAM-4 aduprata in Ethernet è GDDR6x, rimpiazzendu PCIe 5.0 NRZ. Più dati ponu esse imballati in un unicu canale in u listessu tempu, è ancu un mecanismu di currezzione di l'errore di dati à bassa latenza cunnisciutu cum'è currezzione di l'errore in avanti (FEC) per rende fattibile è affidabile l'aumentu di a larghezza di banda.
Parechje persone si ponu dumandà, a larghezza di banda PCIe 3.0 ùn hè spessu micca aduprata, PCIe 6.0 hè à chì serve ? A causa di l'aumentu di l'applicazioni chì necessitanu assai dati, cumprese l'intelligenza artificiale, i canali IO cù velocità di trasmissione più veloci sò sempre più dumandati da i clienti in u mercatu prufessiunale, è l'alta larghezza di banda di a tecnulugia PCIe 6.0 pò sbloccare cumpletamente e prestazioni di i prudutti chì necessitanu una alta larghezza di banda IO, cumpresi acceleratori, apprendimentu automaticu è applicazioni HPC. PCI-SIG spera ancu di prufittà di a crescente industria automobilistica, chì hè un puntu caldu per i semiconduttori, è u Gruppu d'Interessu Speciale PCI hà furmatu un novu gruppu di travagliu PCIe Technology per fucalizza si nantu à cumu aumentà l'adopzione di a tecnulugia PCIe in l'industria automobilistica, postu chì a crescente dumanda di larghezza di banda di l'ecosistema hè evidente. Tuttavia, postu chì u microprocessore, a GPU, u dispositivu IO è l'archiviazione di dati ponu esse cunnessi à u canale di dati, u PC per ottene u supportu di l'interfaccia PCIe 6.0, i pruduttori di schede madri devenu esse particularmente attenti à urganizà u cavu chì pò gestisce i signali à alta velocità, è i pruduttori di chipset devenu ancu fà preparazioni pertinenti. Un portavoce d'Intel hà rifiutatu di dì quandu u supportu PCIe 6.0 serà aghjuntu à i dispusitivi, ma hà cunfirmatu chì Alder Lake, u cunsumadore, è Sapphire Rapids è Ponte Vecchio lato server supporteranu PCIe 5.0. NVIDIA hà ancu rifiutatu di dì quandu PCIe 6.0 serà introduttu. Tuttavia, i Dpus BlueField-3 per i centri di dati supportanu digià PCIe 5.0; A Specificazione PCIe specifica solu e funzioni, e prestazioni è i parametri chì devenu esse implementati à u livellu fisicu, ma ùn specifica micca cumu implementà questi. In altre parole, i pruduttori ponu cuncepisce a struttura di u livellu fisicu di PCIe secondu i so bisogni è e cundizioni attuali per assicurà a funzionalità! I pruduttori di cavi ponu ghjucà più spaziu!
Data di publicazione: 04 lugliu 2023
