L'urganizazione PCI-SIG hà annunziatu a liberazione ufficiale di u standard di specificazione PCIe 6.0 v1.0, chì dichjarà a cumpiimentu.
Cuntinuendu a cunvenzione, a velocità di larghezza di banda cuntinueghja à duppià, finu à 128GB / s (unidirezionale) à x16, è postu chì a tecnulugia PCIe permette un flussu di dati bidirezionale full-duplex, u throughput totale bidirezionale hè 256GB / s.Sicondu u pianu, ci saranu esempi cummerciale 12 à 18 mesi dopu a publicazione di u standard, chì hè circa 2023, deve esse prima nantu à a piattaforma di u servitore.PCIe 6.0 venerà à a fine di l'annu u più prestu, cù una larghezza di banda di 256 GB / s
Torna à a tecnulugia stessa, PCIe 6.0 hè cunsideratu cum'è u più grande cambiamentu in a storia di quasi 20 anni di PCIe.Per esse francu, PCIe 4.0 / 5.0 hè una mudificazione minore di 3.0, cum'è a codificazione 128b / 130b basata in NRZ (Non-Return-to-Zero).
PCIe 6.0 hà cambiatu à PAM4 pulse AM signaling, codificazione 1B-1B, un signalu unicu pò esse quattru stati di codificazione (00/01/10/11), duppiu di u precedente, chì permette una frequenza sin'à 30GHz.Tuttavia, perchè u signale PAM4 hè più fragile cà NRZ, hè dotatu di un mecanismu di correzione d'errore in avanti FEC per correggerà l'errore di signale in u ligame è assicurà l'integrità di e dati.
In più di PAM4 è FEC, l'ultima tecnulugia maiò in PCIe 6.0 hè l'usu di FLIT (Flow Control Unit) codificazione à u livellu logicu.In fatti, PAM4, FLIT ùn hè micca una nova tecnulugia, in u 200G + ultra-high-vitezza Ethernet hè statu longu appiicata, chì PAM4 fiascatu à prumuzione larga-scala di u mutivu hè chì u costu fisicu strata hè troppu altu.
Inoltre, PCIe 6.0 resta cumpatibile in retrocede.
PCIe 6.0 cuntinueghja à duppià a larghezza di banda I / O à 64GT / s secondu a tradizione, chì hè appiicata à l'attuale larghezza di banda unidirezionale PCIe 6.0X1 di 8GB / s, PCIe 6.0 × 16 larghezza di banda unidirezionale di 128GB / s, è pcie 6.0 × 16 larghezza di banda bidirezionale di 256 GB/s.PCIe 4.0 x4 SSDS, chì sò largamente usati oghje, solu bisognu di PCIe 6.0 x1 per fà.
PCIe 6.0 continuarà a codificazione 128b/130b introdutta in l'era di PCIe 3.0.In più di u CRC originale, hè interessante di nutà chì u novu protokollu di u canali sustene ancu a codificazione PAM-4 utilizata in Ethernet è GDDR6x, rimpiazzà PCIe 5.0 NRZ.Più dati ponu esse imballati in un unicu canale in u stessu tempu, è ancu un mecanismu di correzione di errore di dati à bassa latenza cunnisciutu cum'è correzione di errore in avanti (FEC) per fà cresce a larghezza di banda fattibile è affidabile.
Parechje persone ponu dumandà, a larghezza di banda PCIe 3.0 ùn hè spessu usata, PCIe 6.0 hè chì serve?A causa di l'aumentu di l'applicazioni affamate di dati, cumpresa l'intelligenza artificiale, i canali IO cù ritmi di trasmissione più veloci sò sempre più a dumanda di i clienti in u mercatu prufessiunale, è l'alta larghezza di banda di a tecnulugia PCIe 6.0 pò sbloccare cumplettamente u rendiment di i prudutti chì necessitanu un altu IO. larghezza di banda cumpresi acceleratori, apprendimentu machine è applicazioni HPC.PCI-SIG spera ancu di prufittà di a crescente industria di l'automobile, chì hè un locu caldu per i semiconduttori, è u Gruppu di Interessi Speciali PCI hà furmatu un novu gruppu di travagliu PCIe Technology per fucalizza nantu à cumu aumentà l'adopzione di a tecnulugia PCIe in l'automobile. l'industria, cum'è a crescente dumanda di l'ecosistema di larghezza di banda hè evidenti.Tuttavia, cum'è u microprocessore, a GPU, u dispositivu IO è l'almacenamiento di dati ponu esse cunnessi à u canali di dati, PC per ottene u supportu di l'interfaccia PCIe 6.0, i pruduttori di a scheda madre anu da esse più attenti à organizà u cable chì pò trattà i segnali d'alta veloce. è i pruduttori di chipset anu ancu bisognu di fà preparazioni pertinenti.Un portavoce di Intel hà rifiutatu di dì quandu u supportu PCIe 6.0 serà aghjuntu à i dispositi, ma hà cunfirmatu chì u cunsumadore Alder Lake è u servitore Sapphire Rapids è Ponte Vecchio susteneranu PCIe 5.0.NVIDIA hà ancu rifiutatu di dì quandu u PCIe 6.0 serà introduttu.Tuttavia, BlueField-3 Dpus per i centri di dati supportanu digià PCIe 5.0;U PCIe Specu specifica solu e funzioni, u rendiment è i paràmetri chì devenu esse implementati à a capa fisica, ma ùn specifica micca cumu implementà questi.In altri palori, i pruduttori ponu disignà a struttura di a strata fisica di PCIe secondu e so propiu bisogni è e cundizioni attuali per assicurà a funziunalità!I pruduttori di cable ponu ghjucà più spaziu!
Tempu di post: Jul-04-2023
