- Introduzione à e specificazioni PCIe 5.0
A specificazione PCIe 4.0 hè stata cumpletata in u 2017, ma ùn hè stata supportata da e piattaforme di cunsumu finu à a serie Rydragon 3000 di 7 nm di AMD, è prima solu i prudutti cum'è u supercomputing, l'almacenamiento à alta velocità di classe aziendale è i dispositivi di rete utilizavanu a tecnulugia PCIe 4.0. Ancu s'è a tecnulugia PCIe 4.0 ùn hè ancu stata applicata à grande scala, l'urganizazione PCI-SIG hà sviluppatu dapoi tantu tempu un PCIe 5.0 più veloce, a velocità di u signale hè radduppiata da l'attuale 16 GT/s à 32 GT/s, a larghezza di banda pò ghjunghje à 128 GB/s, è a specificazione di a versione 0.9/1.0 hè stata cumpletata. A versione v0.7 di u testu di u standard PCIe 6.0 hè stata mandata à i membri, è u sviluppu di u standard hè in traccia. A velocità di pin di PCIe 6.0 hè stata aumentata à 64 GT/s, chì hè 8 volte quella di PCIe 3.0, è a larghezza di banda in i canali x16 pò esse più grande di 256 GB/s. In altre parolle, a velocità attuale di PCIe 3.0 x8 richiede solu un canale PCIe 6.0 per esse ottenuta. In quantu à a v0.7, PCIe 6.0 hà ottenutu a maiò parte di e caratteristiche annunziate in origine, ma u cunsumu energeticu hè sempre miglioratu.d, è u standard hà introduttu di novu l'ingranaggio di cunfigurazione di putenza L0p. Benintesa, dopu l'annunziu in u 2021, PCIe 6.0 pò esse dispunibule cummercialmente in u 2023 o 2024 à u più prestu. Per esempiu, PCIe 5.0 hè statu appruvatu in u 2019, è hè solu avà chì ci sò casi d'applicazione.
In paragone cù e specifiche standard precedenti, e specifiche PCIe 4.0 sò ghjunte relativamente tardi. E specifiche PCIe 3.0 sò state introdutte in u 2010, 7 anni dopu l'introduzione di PCIe 4.0, dunque a vita di e specifiche PCIe 4.0 pò esse corta. In particulare, certi venditori anu cuminciatu à cuncepisce dispositivi di stratu fisicu PHY PCIe 5.0.
L'urganizazione PCI-SIG prevede chì i dui standard coesisteranu per un certu tempu, è PCIe 5.0 hè principalmente utilizatu per dispositivi à alte prestazioni cù esigenze di rendimentu più elevate, cum'è GPU per l'IA, dispositivi di rete, ecc., ciò chì significa chì PCIe 5.0 hè più prubabile di cumparisce in ambienti di centri dati, rete è HPC. I dispositivi cù esigenze di larghezza di banda inferiori, cum'è i desktop, ponu aduprà PCIe 4.0.
Per PCIe 5.0, a velocità di u signale hè stata aumentata da 16GT/s di PCIe 4.0 à 32GT/s, aduprendu sempre a codifica 128/130, è a larghezza di banda x16 hè stata aumentata da 64GB/s à 128GB/s.
In più di radduppià a larghezza di banda, PCIe 5.0 porta altri cambiamenti, cambiendu u disignu elettricu per migliurà l'integrità di u signale, a retrocompatibilità cù PCIe, è assai di più. Inoltre, PCIe 5.0 hè statu cuncipitu cù novi standard chì riducenu a latenza è l'attenuazione di u signale nantu à longhe distanze.
L'urganizazione PCI-SIG prevede di cumpletà a versione 1.0 di a specificazione in u primu trimestre di quest'annu, ma ponu sviluppà standard, ma ùn ponu micca cuntrullà quandu u dispositivu terminale hè introduttu in u mercatu, è si prevede chì i primi dispositivi PCIe 5.0 debuttaranu quest'annu, è più prudutti appariranu in u 2020. Tuttavia, u bisognu di velocità più elevate hà incitatu l'organisimu standard à definisce a prossima generazione di PCI Express. L'obiettivu di PCIe 5.0 hè di aumentà a velocità di u standard in u più breve tempu pussibule. Dunque, PCIe 5.0 hè cuncipitu per aumentà semplicemente a velocità à u standard PCIe 4.0 senza altre nuove funzionalità significative.
Per esempiu, PCIe 5.0 ùn supporta micca i signali PAM 4 è include solu e nuove funzionalità necessarie per permette à u standard PCIe di supportà 32 GT/s in u più breve tempu pussibule.
Sfide di hardware
A sfida principale in a preparazione di un pruduttu per supportà PCI Express 5.0 serà ligata à a lunghezza di u canale. Più veloce hè a velocità di u signale, più alta hè a frequenza portante di u signale trasmessu attraversu a scheda PC. Dui tipi di danni fisichi limitanu a misura in cui l'ingegneri ponu propagà i signali PCIe:
· 1. Attenuazione di u canale
· 2. Riflessioni chì si verificanu in u canale per via di discontinuità d'impedenza in pin, connettori, fori passanti è altre strutture.
A specificazione PCIe 5.0 usa canali cù attenuazione di -36dB à 16 GHz. A frequenza 16 GHz rapprisenta a frequenza Nyquist per i signali digitali 32 GT/s. Per esempiu, quandu u signale PCIe5.0 principia, pò avè una tensione tipica piccu à piccu di 800 mV. Tuttavia, dopu avè passatu per u canale -36dB cunsigliatu, ogni sumiglianza cù un ochju apertu hè persa. Solu applicendu l'equalizazione basata nantu à u trasmettitore (de-accentuazione) è l'equalizazione di u ricevitore (una cumminazione di CTLE è DFE) u signale PCIe5.0 pò passà per u canale di u sistema è esse interpretatu accuratamente da u ricevitore. L'altezza minima prevista di l'ochju di un signale PCIe 5.0 hè 10 mV (dopu l'equalizazione). Ancu cù un trasmettitore à bassu jitter quasi perfettu, una attenuazione significativa di u canale riduce l'ampiezza di u signale à u puntu induve qualsiasi altru tipu di dannu à u signale causatu da a riflessione è a diafonia pò esse chjusu per restaurà l'ochju.
Data di publicazione: 06-lugliu-2023
