Introduzione à e specificazioni PCIe 5.0

• Introduzione à e specificazioni PCIe 5.0

A specificazione PCIe 4.0 hè stata cumpletata in 2017, ma ùn era micca supportata da e plataforme di cunsumatori finu à a serie 7nm Rydragon 3000 d'AMD, è prima solu prudutti cum'è supercomputing, almacenamentu d'alta velocità di l'impresa è i dispositi di rete usavanu a tecnulugia PCIe 4.0.Ancu s'è a tecnulugia PCIe 4.0 ùn hè ancu stata applicata à grande scala, l'urganizazione PCI-SIG hà longu sviluppatu un PCIe 5.0 più veloce, a freccia di signale hè radduppiata da l'attuale 16GT / s à 32GT / s, a larghezza di banda pò ghjunghje à 128GB /. s, è a versione 0.9/1.0 specificazione hè stata cumpletata.A versione v0.7 di u testu standard PCIe 6.0 hè statu mandatu à i membri, è u sviluppu di u standard hè in traccia.U pin rate di PCIe 6.0 hè stata aumentata à 64 GT / s, chì hè 8 volte quella di PCIe 3.0, è a larghezza di banda in canali x16 pò esse più grande di 256GB / s.In altre parolle, a velocità attuale di PCIe 3.0 x8 richiede solu un canale PCIe 6.0 per ottene.In quantu à v0.7, PCIe 6.0 hà ottinutu a maiò parte di e funzioni annunziate inizialmente, ma u cunsumu di energia hè ancu megliu.d, è u standard hà introduttu novu l'equipaggiu di cunfigurazione di putenza L0p.Di sicuru, dopu l'annunziu in 2021, PCIe 6.0 pò esse dispunibule cummerciale in 2023 o 2024 à u più prestu.Per esempiu, PCIe 5.0 hè statu appruvatu in 2019, è hè solu avà chì ci sò casi di applicazione

In cunfrontu cù e specificazioni standard precedenti, e specificazioni PCIe 4.0 sò state relativamente tardi.E specificazioni PCIe 3.0 sò state introdutte in 2010, 7 anni dopu l'intruduzioni di PCIe 4.0, cusì a vita di e specificazioni PCIe 4.0 pò esse curta.In particulare, certi venditori anu cuminciatu à cuncepisce dispositivi di strata fisica PCIe 5.0 PHY.

L'urganizazione PCI-SIG aspetta chì i dui standard coexistenu per qualchì tempu, è PCIe 5.0 hè principalmente utilizatu per i dispositi d'altu rendimentu cù esigenze di rendiment più altu, cum'è Gpus per AI, dispositivi di rete, è cusì, chì significa chì PCIe 5.0 hè più prubabile di apparisce in u centru di dati, a rete è l'ambienti HPC.I dispositi cù menu esigenze di larghezza di banda, cum'è desktop, ponu utilizà PCIe 4.0.

Per PCIe 5.0, a freccia di signale hè stata aumentata da 16GT / s di PCIe 4.0 à 32GT / s, sempre utilizendu codificazione 128/130, è a larghezza di banda x16 hè stata aumentata da 64GB / s à 128GB / s.

In più di radduppià a larghezza di banda, PCIe 5.0 porta altri cambiamenti, cambiendu u disignu elettricu per migliurà l'integrità di u signale, a cumpatibilità inversa cù PCIe, è più.Inoltre, u PCIe 5.0 hè statu cuncepitu cù novi standard chì riducenu a latenza è l'attenuazione di u signale à longu distanzi.

L'urganisazione PCI-SIG aspetta à compie a versione 1.0 di a specificazione in Q1 questu annu, ma ponu sviluppà standard, ma ùn ponu micca cuntrullà quandu u dispositivu terminale hè introduttu à u mercatu, è hè previstu chì u primu PCIe 5.0 i dispusitivi debuttaranu quist'annu, è più prudutti cumpariscenu in 2020. In ogni casu, a necessità di velocità più altu hà incitatu u corpu standard per definisce a prossima generazione di PCI Express.L'obiettivu di PCIe 5.0 hè di aumentà a velocità di u standard in u più cortu tempu pussibule.Per quessa, PCIe 5.0 hè pensatu per simplificà à aumentà a velocità à u standard PCIe 4.0 senza alcuna altra funzione nova significativa.

Per esempiu, PCIe 5.0 ùn sustene micca i signali PAM 4 è include solu e funzioni novi necessarie per attivà u standard PCIe per supportà 32 GT / s in u più brevi tempu pussibule.

Sfide di hardware

A sfida maiò in a preparazione di un pruduttu per supportà PCI Express 5.0 serà ligata à a lunghezza di u canali.Più veloce hè a freccia di u signale, più alta hè a freccia di u traspurtadore di u signale trasmessu à traversu a PC.Dui tipi di dannu fisicu limitanu a misura in quale l'ingegneri ponu propagà i signali PCIe:

· 1. Attenuazione di u canali

· 2. Riflessi chì si trovanu in u canali per via di discontinuità di impedenza in pins, connectors, through-holes è altre strutture.

A specificazione PCIe 5.0 usa canali cù attenuazione -36dB à 16 GHz.A frequenza 16 GHz rapprisenta a frequenza di Nyquist per i segnali digitali 32 GT/s.Per esempiu, quandu u signale PCIe5.0 principia, pò avè una tensione tipica di punta à punta di 800 mV.In ogni casu, dopu avè passatu per u canali recomendatu -36dB, ogni sumiglianza à un ochju apertu hè persu.Solu applicà l'equalizazione basatu in trasmettitore (de-accentuating) è l'equalizazione di u ricevitore (una cumminazione di CTLE è DFE) u signale PCIe5.0 pò passà per u canali di u sistema è esse interpretatu accuratamente da u ricevitore.L'altezza minima di l'ochju prevista di un signalu PCIe 5.0 hè 10mV (post-equalizazione).Ancu cun un trasmettitore quasi perfettu à bassa jitter, l'attenuazione significativa di u canali riduce l'amplitude di u signale à u puntu induve qualsiasi altru tipu di dannu di signale causatu da riflessione è crosstalk pò esse chjusu per restaurà l'ochju.